RISC-V CPU simulator

Name: RISC-V CPU simulator
Author: Czech Technical University in Prague

توسعه داده به دست Czech Technical University in Prague

تأیید نشده

RISC-V CPU simulator for education purposes

RISC-V processor architecture simulator for education purposes with pipeline and cache visualization.

این بستهٔ فراهم شده به دست اجتماع از سوی Czech Technical University in Prague تأیید یا پشتیبانی نمی‌شود.

نزدیک 2 سال قبل

Current project release.

برچسب‌ها:

معماری‌های موجود:aarch64x86_64